Opis a simulácia kombinačného logického obvodu (jazyk VHDL)

Zadanie úlohy:
V jazyku VHDL opíšte správanie sa a štruktúru prekódovacieho obvodu pre 3-j ciferné desiatkové číslice z kódu 3n+2 do kódu 2z5.

Opis správania sa môže byť vytvorený ľubovoľným spôsobom. Opis štruktúry musí byť hierarchický až na úroveň základných logických hradiel (opísaných modelom správania sa). Opis štruktúry realizujte s minimálnym počtom hradiel NAND. Vytvorte entitu testovacích vzoriek, ktorá dostatočne otestuje navrhnutý obvod. Opis správania sa a opis štruktúry odsimulujte.
...
entity invertor is
port(in1:in Bit; out1:out Bit);
end invertor;

architecture spravanie_inv of invertor is
begin
out1 <= not(in1);
end spravanie_inv;

entity nand3 is
port(in1:in Bit; in2:in Bit; in3:in Bit; out1:out Bit);
end nand3;

architecture spravanie_nand3 of nand3 is
begin
out1 <= not(in1 and in2 and in3);
end spravanie_nand3;

entity nand4 is
port(in1:in Bit; in2:in Bit; in3:in Bit; in4:in Bit; out1:out Bit);
end nand4;
...